我也不囉唆。
3D封裝堆疊(Stacking)：
裸晶(die)做好後，封裝時進行die的堆疊，2個die距離7~10微米進行混合鍵合(Hybrid Bond
ing)，2個die之間有幾萬~幾十萬個連接。
華為邏輯折疊(Folding)：在做晶片就設計好2層die疊加，2層die之間距離2微米進行混合鍵
合，實現了接近晶片內部互聯等級的垂直連接；而華為在兩層die之間提供高達了約5000萬
個連接，其中約500萬~1000萬個被用於訊號通訊，遠高於3D封裝堆疊中，兩個die之間訊號
通訊連接的量級。
3D封裝堆疊和邏輯折疊主要差別，就3D堆疊2個die間，只有數萬~數十萬台搬運資訊的電梯
輸送資訊。而邏輯折疊2個die之間有500萬~1000萬台電梯輸送資訊。兩者時間差可能高達十
數、數十到上百倍。
這都華為自己講的，9月新機發表，各方中黑技研測試單位一拆解，就知道華為有沒有吹牛
了。
不過，反正曲博似乎沒完全搞清楚兩者差別。我也還沒搞清楚，2個die之間混合鍵合距離，
3D封裝堆疊7~10微米，邏輯折疊2微米，差別到底影響功耗、效能多大？只知道各家都要儘
量縮小距離，但效益差別如何沒找到數據。以上供大家參考。
https://reurl.cc/6G39K6
※ 引述 《dnzteeqrq (過客)》 之銘言：
: 不囉嗦
: 華為韜()定律彎道超車 https://www.youtube.com/shorts/fh33i9xxCFU?feature=share
: 縮短傳輸時間這個不用說，大家應該都聽的懂
: 再來是利用摺疊提高電晶體密度 華為是每平方毫米電晶密度是
: 2.38億個 等效台積電1.4奈米
: 曲博說台積電早就在使用 SoIC ，如果利用華為公式，那麼台
: 積電 3 奈米每平方毫米電晶密度會是3億個
: 曲博：華為的說法是有點混淆大眾
: 所以麻，韜定律一出世股版就一堆唱衰台積電，當時就說等曲博
: 專業的來解說再來擔心都還來的及 c c =.=
: